Intel、量子コンピュータへの取り組み

 Intelが、古典的なマイクロプロセッサの生産においてトップを走っているのは誰もが知っていること。その彼らが量子で何をしているのか、興味を抱かずにはいられません。Intelはオレゴン州のHillsboroに研究グループを持っています。量子ハードウェアのディレクターを務めるJim Clarke氏には、彼らの活動について話を聴く機会がありました。また、最近シカゴで開かれたAPS March Meetingにも出席し、14の論文を発表。また、NISTとの共同研究も行っており、APSの会合で両社が共同執筆した論文もいくつか発表されています。


 Intelが推進する量子戦略、ここではその幾つかの鍵となるコンセプトを紹介します。


 Intelは、有用な量子コンピューティングの登場はまだ先だと考えています。おそらく10年かそこら。彼らこそ、量子技術の開発に伴うエンジニアリングの複雑さを認識してるでしょう。将来的に、誤り訂正機能を備えた強力な量子プロセッサチップを提供する長期的なロードマップを持っています。NISQアプリケーションをターゲットにした製品の提供は予定していません。


 もちろん彼らは、過去50年にわたるシリコン・トランジスタの製造で培った最高峰の能力を活用することが、QC競争における最大のアドバンテージであることを理解しています。数年前に、Tangle Lakeという49量子ビットのチップを作り、超電導技術の実験を行いました。しかし現在は、スピン量子ビット(量子ドット)技術による量子ビットの製造に注力しています。スピン量子ビットは、超電導量子ビットと比較すると、1量子ビットあたりのダイ面積が桁違いに小さいという大きなメリットがあります。そして300mmウエハ1枚に、1万個以上の量子ドットアレイを搭載できるようになりました。また、スピン量子ビットを用いることで、マイクロプロセッサを製造するのと同じ大量生産工場において、量子ドットを製造することができるのです。電子ビームリソグラフィー、原子層蒸着、リフトオフシリコン加工などを用いてスピン量子ビットを作っている他のいくつかのグループとは異なり、インテルは、標準的なEUV(Extreme Ultra Violet)光リソグラフィー、プラズマエッチング、CMP(Chemical Mechanical Polishing)を用い、193nmの大量リソグラフィー工程でチップを製造しています。理由は、これらの工程が、長年にわたり自社のトランジスタ製造設備において最適化されてきたからで、この手法により、高収率、高精度、低汚染、高均一性、高再現性を実現することができるからです。これらのウェハを製造するために新たな製造装置を導入する必要はない、と説明しました。


 Intelは、高品質な材料や化学物質を入手するために、多くのベンダーと協力してきた経験があります。このノウハウを活かして、より純度の高い28Siというシリコンの最初の土台となる原料を入手する予定です。これは、核スピンを持たないシリコン原子の同位体であり、コヒーレンス時間の向上に役立つもの。古典的なトランジスタの加工には、28Si、29Si、30Siが混ざった天然シリコンが使われています。後者の2つの同位体は、古典的なトランジスタを作るのに問題はないとしても、固有の核スピンを持っているため、量子ビットとしては使用したくありません。初期のスピン量子ビットの成果には、一部天然シリコンを使っていましたが、今後は精製された28Siに転換していくようです。


 APS March MeetingでIntelが言及したのは、ゲートサイズ55、23、17、7と呼ぶ線形構成のデバイスでした。この名称は、一般に量子ゲートと呼ばれるものとは異なり、電子を捕捉できる場所を制御する「アキュムレーション構造」「プランジャー構造」「バリア構造」の数を表してます(下図参照)。この構成は最近接結合のみをサポートし、最小の構成では3量子ビット、最大の構成では数10量子ビットをサポートします。注目すべき点としては、彼らが報告した技術的成果は、天然のシリコンで作られた量子ビットに基づくものでしたが、それでもT1が約14〜65ミリ秒、T2*が約1マイクロ秒という良好なコヒーレンスと忠実度の数値が報告されたことでしょう。1量子ビットのランダム化ベンチマークでは、99.9%に近い忠実度を達成しました。ということは、精製した28Siで新しいデバイスを作れば、この測定値は間違いなく向上するのが見えています。

Conceptual Diagram Showing the Structures in a Quantum Dot Design. Credit: Intel


 先に書いたように、チップの製造に新しい装置を必要とはしていませんが、ウエハをプローブするための新しいテスト装置を、BlueFors社とAfore社らと共同開発中です。この共同作業は既に、1.6ケルビンの極低温で、ウエハを短時間でプローブできる世界初のクライオ・ブローバを開発しました。超伝導チップやスピン量子ビットの開発チームにとって根本的な課題のひとつは、チップをテストする前にケルビンまたはミリケルビンの温度まで冷却する必要があること。通常のトランジスタは、ウェハを室温でテストできるので、製造したばかりのウェハの状況をすぐに技術者にフォードバックでき何も問題はありません。クライオ・ブローバを使えば、新しいウェハをチャンバーに刺して、2~3時間で結果を得ることが可能になります。このため、エンジニアにフィードバックするために、処理結果を迅速に評価し、ウェハ上のどのサイコロが最も優れているか(Hero Devices)を特定し、その最高のチップをパッケージ化して希釈冷凍庫内に設置し、さらにテストを行うことが可能なのです。クライオ・プローバなしでは、チップのテストは希釈した冷蔵庫に入れ、数日待ってミリケルビンの温度まで冷却、エンジニアがチップをテストをするためには数日待つ必要があります。Intelによると、このクライオ・プローバ機能は、1,000倍の向上をもたらし、同社のエンジニアがゆおり速く設計を反復し、改善することを可能にするという大きな利点であるとしています。 


 Intelが取り組んでいるもう1つの重要な技術は、量子ビットの近くに配置できるクライオCMOS制御チップを開発することで、室温の電子機器から量子ビットチップまで希釈冷凍機を経由するケーブルの多くを不要にすることです。これは特に、量子ビットの数がシステムあたり1,000個以上となるにつれて、機械工学上の大きな問題となります。現在OuTech社と共同で、「Horseridge」というチップを開発・テスト中です。


 Intelの量子研究開発で興味を引くのは、ハードウェアの開発に留まりません。下図に示すように、ソフトウェアを含めたフルスタック・アプローチを追及しているのです。


Diagram of Intel’s Full Stack QC Approach. Credit: Intel


 彼らは、古典/量子変分アルゴリズムを効率的に実行するために設計されたLLVMベースのC++コンパイラと、システムソフトウェアワークフローを備えた独自のソフトウェア開発キット(SDK)を開発しました。SDKには独自の最適化コンパイラが含まれ、ユーザーのプログラムを、プロセッサのネイティブゲートセットを最も効率的に使用するようにコンパイルし、古典プロセッサーと量子プロセッサーが効率的に連携できるよう、両者の相互作用を制御します。このSDKは、同社が開発した数種類のシミュレータと、量子ドットチップをバックエンドとしてサポートする予定です。また、ソフトウェアチームは、スピン量子ビットベースの量子プロセッサー上で、どのようにこれらを実行するか判断するアルゴリズムを研究しています。


 冒頭に書いたように、Intelは量子技術の開発をまだまだ早い段階と見ているので、すぐにエンドユーザーがクラウド経由でアクセスできるようにすることは考えていません。しかし、アルゴンヌ国立研究所と提携し、今年後半に同研究所に量子テストベッドを提供することを発表しました。このテストベッドは、少数の量子ビットを持ち、スピン量子ビット技術に関する追加テストとフィードバックを提供することが主な目的だろうと考えられます。なお、このマシンの構成はまだ確定していないのか、プレスリリースには明記されていません。


 長期的に、Intelが商用量子製品を提供するための最終的なビジネスモデルは、未だ決定されてはいないようです。チップ単体の販売、OEMへの完全量子コンピュータの提供、クラウドプロバイダとの提携、あるいは自らクラウドプロバイダになるなど、さまざまな選択肢を考えているでしょう。現状はしかし、まだまだ技術開発が必要であり、今後数年で量子のエコシステムが大きく変化することは間違いありません。そのため、当面は選択肢を広げておくのが得策かもしれません。いずれにせよ、彼らの成功を願っています。


 Intelの量子テクノロジーに関する最近の活動については、Nature誌に掲載された最新の論文をご覧ください。また、APS3月ミーティングでのインテルのプレゼンテーションについては、こちらから登録・閲覧が可能です。



(翻訳:Hideki Hayashi)

提供:Quantum Computing Report




タグ: